技術領導地位
研發團隊之組織與投資
民國一百零五年，台積公司持續擴大研發規模，全年研發總預算約佔總營收之8%，相當於甚或超越了許多其他高科技領導公司研發投資的規模。
有鑑於延續每兩年半導體運算能力增加一倍之摩爾定律所面臨的技術挑戰日趨複雜及困難，台積公司研發組織的努力著重於讓台積公司持續提供客戶領先的製程技術及設計解決方案，以協助客戶在今日充滿挑戰的市場環境中成功且快速地推出其產品。民國一百零五年研發組織成功克服這些挑戰，領先業界的10奈米製程技術進入生產，此技術為採用三維鰭式場效電晶體之第三代整合式技術平台。研發組織持續創新以維持技術領導地位，7奈米技術的開發符合進度，以達到民國一百零六年開始生產的目標，目前5奈米技術已進入全面開發階段，而5奈米以下技術已開始定義並密集進行先期開發。
除了發展互補金屬氧化物半導體邏輯技術，台積公司並廣泛地對其他半導體技術進行研發，以提供客戶行動系統單晶片（SoC）產品及其他應用所需的功能。民國一百零五年完成的重點包括：領先全球大量生產整合型扇出層疊封裝（InFO PoP）技術，以支援行動處理器封裝；成功完成了第二代整合型扇出層疊封裝（InFO PoP Gen-2）先進封裝技術的驗證以支援行動應用產品，以及整合型扇出晶圓級細間距扇出（InFO Wafer-level Fine-pitch Fan-out）技術之驗證以支援晶粒分割（die-partition）與高速應用；0.18微米第二代BCD（Binary-Coded Decimal）技術在民國一百零五年實現了全球最高效能的快速充電及無線充電器；在嵌入式快閃記憶體技術方面，65奈米與55奈米製程反或閘式（NOR）技術，包括單一閘及分離閘（Split-gate），已成功量產；40奈米分離閘技術已完成驗證，以支援消費性電子應用產品，例如物聯網及智慧卡；650伏空乏性高電子移動率電晶體（650V D-MISFET）、100伏增強型高電子移動率電晶體（100V E-HEMT）、30伏射頻空乏性高電子移動率電晶體（30V RF D-MISFET）氮化鎵（GaN）元件的開發及生產驗證。
台積公司亦致力於維繫與外部重要研發夥伴的合作以及與世界級研發機構的聯盟，例如台積公司是歐洲知名半導體技術研發中心IMEC的核心合作夥伴，並持續贊助全球頂尖大學從事奈米技術研究，以推動創新及奈米電子技術的演進。台積公司已經在台灣成立四個聯合研發中心，包括國立台灣大學、國立交通大學、國立清華大學以及國立成功大學，這些研發中心的目標是期望更加了解先進矽製程技術量產所需的元件與材料。
民國一百零五年研究發展成果
研究發展組織卓越成果
● 10奈米製程技術
相較於前幾世代製程技術，10奈米製程將顯著地改善晶片密度，在相同的功耗下提供更好的效能，或在相同的效能下提供更低的功耗。並已於民國一百零五年第一季開始客戶產品設計定案，並於第四季開始量產。
● 7奈米製程技術
相較於10奈米製程技術，7奈米製程顯著地改善晶片密度，在相同的功耗下提供更好的效能，或在相同的效能下提供更低的功耗。民國一百零五年的研發著重於基礎製程制定、良率提升、電晶體及導線效能改善，以及可靠性評估。主要客戶與矽智財廠商已完成7奈米矽智財的設計，並開始進行驗證。7奈米製程技術預計於民國一百零六年完成製程可靠度驗證以進入試產。
● 5奈米製程技術
民國一百零五年的研發著重於測試載具之設計與執行、製作光罩、基礎製程制定及領航前導。雖然半導體產業逼近矽晶之物理極限，5奈米製程仍遵循摩爾定律，顯著地提高晶片密度，在相同的功耗下提供更好的效能，或在相同的效能下提供更低的功耗。台積公司將專注於基礎製程制定、良率提升、電晶體及導線效能改善，以及可靠性評估，於民國一百零六至一百零七年持續進行5奈米製程之全面開發，以達成民國一百零八年進入試產的目標。
● 微影技術
民國一百零五年微影技術研發的重點在於7奈米及5奈米技術的開發。在7奈米方面，主要的重點是持續改善疊對控制、降低缺陷及顯影穩健性，來為7奈米技術的驗證做準備。針對5奈米技術的開發，極紫外光（EUV）技術將被用來減少繁複的多重曝光步驟。民國一百零六年，台積公司將引進最新世代的極紫外光掃描曝光機，以滿足5奈米及更先進製程對於更緊密疊對控制與影像品質的要求。
民國一百零五年，極紫外光專案在光源功率及穩定度上有持續性的進展，光源功率的穩定與改善得以加快先進技術的學習速度與製程開發。此外，極紫外光光阻製程、光罩保護膜及相關的光罩基板也都展現顯著的進步，極紫外光技術正逐步邁向全面研發及量產就緒以支援先進的製程技術。
● 光罩技術
光罩技術是先進微影技術中極為重要的一環。民國一百零五年，研發組織成功地完成了7奈米光罩技術的開發、並正將此技術移轉至光罩生產部門。同時，研發組織在極紫外光的光罩技術上亦取得了實質的進展，包括光罩基板缺陷的降低以及7奈米和5奈米世代微影使用的EUV光罩製作。
導線與封裝技術整合
CoWoS®、整合型扇出（InFO）與無凸塊底層金屬整合（UBM-free integration, UFI）技術是晶圓級系統整合（WLSI）技術平台的一部分，利用台積公司支援異質系統整合與封裝晶圓製程的核心競爭力，以滿足特定客戶在晶片性能、功耗、輪廓（profile）、週期時間及成本的需求。整合型扇出、無凸塊底層金屬整合與CoWoS®技術正在持續的開發以滿足多樣化市場的需求，例如物聯網、汽車、高效能運算及電信。
● 三維積體電路（3D IC）
對於系統整合而言，民國一百零五年是具有里程碑意義的一年，因為台積公司領先全球推出大量生產的InFO PoP封裝技術以支援行動應用處理器。在民國一百零五年，台積公司成功完成了第二代整合型扇出層疊封裝技術之驗證以支援行動應用，且成功完成了晶圓級細間距整合型扇出技術之驗證以支援晶粒分割與高速應用，此細間距扇出技術預計於民國一百零六年進入量產。在中介層CoWoS®技術方面，其應用從FPGA產品快速擴展到16奈米製程，此外，台積公司領先業界成功量產了整合多個第二代高頻寬記憶體（HBM2）與繪圖處理器（GPU）之運算加速器（Accelerator），讓CoWoS®技術在人工智慧與深度學習的高效能運算領域衍生出全新應用。
● 先進封裝技術
台積公司提供了多樣的無鉛覆晶封裝技術以支援行動／手持式裝置應用。10奈米FinFET矽製程中超細間距銅凸塊的封裝技術已完成開發，並於民國一百零五年第四季成功完成驗證。這項具備低成本、晶粒尺寸可達108平方毫米、高度可靠性的80微米間距封裝技術，預計自民國一百零六年以後導入客戶量產。民國一百零五年，具備低成本、創新且高度可靠性的扇入式晶圓級晶片尺寸封裝技術（Fan-in WLCSP）已成功量產5x5平方毫米尺寸晶粒，除了較大的7x7平方毫米晶粒之外，更大晶粒尺寸達10x10平方毫米的技術也通過可靠性驗證。
● 先進導線技術
民國一百零五年，台積公司針對5奈米製程提供多項最佳化先進導線技術，有效地提升晶片效能及功耗使用效率。這些先進技術包括創新的整合低成本浸潤式曝光技術及領先的極紫外光顯像技術、優化的金屬層堆疊結構組合，以及具有優異可靠性的超薄銅阻障低電阻金屬技術。此外，台積公司投入具有經驗的專家與相關資源，開發3奈米與更先進的製程技術。
先進電晶體元件研究發展
電晶體結構及材料的創新已改善先進邏輯技術的效能並減低功耗。台積公司在電晶體的研究一直走在業界前端，著重於非矽CMOS之外的高遷移率通道材料，並進一步著重創新解決方案以克服來自寄生電阻及電容的技術效能挑戰。台積公司的先進研究可望為持續密度微縮鋪路，同時針對先進邏輯技術將效能最大化並把功耗降至最低，以支援行動與高效能應用產品。
特殊製程技術
台積公司提供多樣化的新製程技術以協助客戶廣泛解決各類產品的應用：
● 混合訊號／射頻技術
民國一百零五年，台積公司已成功開發7奈米矽智財及電磁模擬為基礎的設計解決方案，滿足高速電路設計的需求及電路佈局之全方位服務。為了滿足行動裝置對於低功耗及低漏電流的需求，台積公司也推出客製版及精簡版的16奈米FinFET射頻技術，例如第四代 LTE 行動通訊標準的應用。為了提升衰減率及雜訊阻絕的效能，台積公司進一步將導通電阻與斷電容的乘積降至約102飛秒，以支援手機／Wi-Fi射頻切換器的應用。
● 電源IC／雙極—互補金屬氧化半導體—雙重擴散金屬氧化半導體（BCD）技術
0.18微米第二代BCD技術在民國一百零五年實現了全球最高效能的快速充電及無線充電器。試產中的0.18微米第三代BCD技術將提供更高效能且更低成本的解決方案。針對5伏及更低電壓的行動電源管理，在0.13微米BCD技術中新開發的非對稱功率元件提供行動裝置更高效率的電源供應。
● 面板驅動技術
台積公司已完成40奈米高壓6伏／25~32伏低功耗面板驅動技術之驗證，數家客戶產品亦進行驗證中。此項技術支援應用於高階手機的超級視網膜解析度（Super Retina）面板驅動晶片及觸控面板驅動晶片。此外，台積公司推出第二階段的高壓製程技術，靜態記憶體（SRAM）的電路面積縮減22%，亦支援OLED面板驅動晶片所需之8伏／25~32伏高壓製程，數家客戶已經進行產品設計，預計民國一百零六年第一季推出客戶產品設計定案。
● 微機電系統技術
民國一百零五年，台積公司完成模組化微機電系統（Modular MEMS）技術的驗證，以量產加速度計與試產高敏感度壓力感應器。未來計劃包含下一世代高敏感度薄型麥克風、微機電矽穿孔技術，以及生物微機電產品應用。
● 氮化鎵半導體技術
民國一百零五年研發團隊完成了650伏空乏性高電子移動率電晶體、100伏增強型高電子移動率電晶體及30伏射頻空乏性高電子移動率電晶體的開發及量產驗證。
● 互補式金屬氧化物半導體 （CMOS） 影像感測器技術
民國一百零五年在互補式金屬氧化物半導體影像感測器技術取得以下突破：（一）高密度異質晶圓接合技術；（二）第二代晶背溝槽式像素隔離技術；（三）複合式金屬網格結構以改善像素的信噪比（Signal-To-Noise Ratio）。第一項突破已達全球最先進的間距密度，第二與三項突破降低像素的電性與光學的串音干擾，以獲得較前一代光學結構更佳的影像品質。這三項技術皆已完成產品與製程驗證且正在進行量產中。
● 快閃記憶體／嵌入式快閃記憶體技術
民國一百零五年台積公司在嵌入式快閃記憶體技術領域達成數項重要的里程碑。在較成熟的65奈米製程與55奈米製程方面，單一閘及分離閘等反或閘式技術已成功量產。40奈米分離閘技術已完成技術驗證，以支援消費性電子產品的應用，例如物聯網及智慧卡，亦完成客戶產品驗證並成功量產。此技術將應用於車用電子產品，開發正在進行中。支援28奈米低功耗與28奈米高效能行動運算製程平台的嵌入式快閃記憶體技術正開發中，以因應車用電子以及微控制器（MCU）等低漏電產品的應用。
技術平台
台積公司提供客戶具備完整設計基礎架構的先進技術平台，以達成令人滿意的生產力及生產週期，其中包括：電子設計自動化（EDA）設計流程、通過矽晶片驗證的元件資料庫及矽智財（IP）、以及模擬與驗證用的設計套件，例如製程設計套件（PDK）及技術檔案。
7奈米FinFET製程的推出改善了設計架構，利用先進核心處理器驗證整合工具支援客戶採用7奈米FinFET技術（電子設計自動化工具驗證結果可於TSMC-Online取得）。此外，台積公司擴展其矽智財品質管理專案（TSMC 9000），使得矽智財稽核得以在台積公司或其外部認證的實驗室進行。為了能夠結合台積公司開放創新平台生態系統的矽智財以協助客戶規劃新的產品設計定案，目前開放創新平台生態系統建立一個入口網站，連結客戶至一個擁有43個解決方案提供者的生態系統。
協助客戶開始設計
台積公司的技術平台提供了堅實的基礎，協助客戶實現設計，客戶得以直接透過台積公司內部開發的矽智財與工具，或其OIP夥伴擁有的矽智財與工具進行晶片設計。
技術檔案與製程設計套件
從0.5微米到7奈米製程，台積公司提供廣泛的製程設計套件，支援數位邏輯、混合訊號、射頻（RF）、高壓驅動器、CMOS影像感測器（CIS）、以及嵌入式快閃技術等應用領域。除此之外，台積公司提供技術檔案：設計法則檢查（DRC）、布局與電路比較（LVS）、寄生元件參數萃取（RC Extraction）、自動布局與繞線（Place-and-Route）及布局編輯器（Layout Editor）以確保電子自動化工具支援其製程技術。截至民國一百零五年，台積公司已在TSMC-Online上提供超過8,200個技術檔案及超過270個製程設計套件。每年客戶下載使用技術檔案與製程設計套件已超過10萬次。
元件資料庫與矽智財
台積公司與其設計聯盟合作夥伴為客戶提供了豐富的可重複利用矽智財，對許多電路設計來說，這些矽智財是不可或缺的模組。民國一百零五年，在台積公司新的客戶產品設計定案中，有超過60%的設計使用了台積公司與／或其合作夥伴的一個或多個元件資料庫與矽智財。民國一百零五年，台積公司擴增其元件資料庫與矽智財到1萬2,000個，較民國一百零四年成長20%。
設計方法與流程
民國一百零五年，台積公司透過開放創新平台的合作，克服了關鍵的設計挑戰，針對數位及系統單晶片應用所需的創新7奈米FinFET技術發表了完整的參考流程，為了達到效能、功耗與面積的最佳化目的，提供鰭式場效電晶體設計解決方案及設計方法。
智慧財產
堅實的智慧財產權組合強化了台積公司的技術領導地位和保護我們先進及尖端技術。民國一百零五年，台積公司共獲頒2,294件美國專利，較去年增加30%；此一美國獲證專利數在全球排名躍居第九，創歷史新高。此外，獲頒超過1,200件的台灣與中國大陸專利（較去年增加59%），以及多項其他國家之專利。台積公司已在全球擁有超過3萬5,000個專利（包含正在申請的專利）。台積公司將會持續一貫的智財資本管理策略計劃，並結合公司策略考量與營運目標，以執行智慧財產權的即時產出、管理及運用。
台積公司已建立一套藉由智慧財產權來創造公司價值的運作模式，因此智財策略的擬定會全面考量研發、營運目標、行銷、企業發展等整體策略。智財權一方面可以保護公司營運自由，另一方面也可強化競爭優勢，並可援引用來創造企業獲利。
台積公司不斷改善智財組合的品質，減低維護成本。台積公司將持續投資智財組合及智財管理系統，以確保公司在技術上的領導地位並從中獲得最大利益。
大學合作計劃
近年來台積公司已顯著地擴大與台灣的大學進行合作，與多所知名大學攜手進行產學合作，這些合作計劃擔負雙重的任務:首先是培養更多未來適合服務於半導體產業的高素質學生，其次是激勵大學教授提出新的研究專案計劃，包括專注於最先進的半導體元件、製程、材料科技、半導體製造及工程科學，以及與電子產業相關的特殊製程技術。於民國一百零二年開始，台積公司在國立台灣大學、國立交通大學、國立成功大學及國立清華大學相繼成立四所研發中心。更在民國一百零四年與國立交通大學的國際半導體學院進行密切合作，持續強化與學校的合作。目前已有數百名在電子、物理、材料工程、化學、化工及機械工程領域成績優異的學生加入了四所研究中心。
此外，台積公司也與全球頂尖大學如史丹佛、麻省理工學院、加州大學柏克萊分校…等，進行策略研究計劃，專注於顛覆性創新的電晶體、導線技術、光罩技術、模擬及特殊製程技術的研究。
台積公司大學晶圓快捷專案
台積公司成立「大學晶圓快捷專案」（TSMC University Shuttle Program）之目的係提供全球頂尖大學傑出教授使用先進的矽製程技術以研發創新的電路設計觀念。台積公司的大學晶圓快捷專案有效地串起來自全球頂尖大學的教授、研究生與台積公司主管們的研究動力與熱情，在半導體領域創造更卓越的先進技術與新世代的人才培育。
台積公司的大學晶圓快捷專案提供進行數位／類比／混合訊號電路、射頻設計，以及微機電系統（MEMS）設計的製程技術。參與台積公司大學晶圓快捷專案的成員包括了來自全球的各頂尖大學研發團隊。台積公司及大學晶圓快捷專案的參與者藉由這個專案達成雙贏的合作，這個專案讓優秀的研究生得以實現令人興奮的設計，並且在不同終端產品的應用上展現創新。
為了保持並強化台積公司的技術領先地位，台積公司將持續大舉進行研發投資。除了7奈米及5奈米CMOS技術，台積公司強化的前瞻性技術研究和開發亦符合進度，以建立穩固的基礎來支援5奈米以下製程的技術平台。前瞻性技術研究著重於新電晶體及製程技術，例如3D結構、應變層互補金屬氧化物半導體、高載子移動率材料、以及創新的3D積體電路技術，這些研究強調創新並由奈米級CMOS電晶體及相關技術基本物理的深入了解來引導。台積公司亦持續與來自學術界與產業界的外部研究機構共同合作，期望延續摩爾定律，為支援客戶的未來具有成本效益之技術及製造解決方案鋪路。
台積公司擁有優異、高度專注的研發團隊，加上對創新的承諾，我們深信一定能提供客戶最佳且具成本效益的系統單晶片製程技術，確保台積公司在未來的營運成長及獲利能力。
台積公司未來主要研發計劃摘要
計劃名稱 |
計劃內容 |
預計試產時程 |
|---|---|---|
7奈米邏輯技術平台應用 |
支援系統單晶片技術（SOC）的第四代FinFET CMOS製程技術平台 |
民國106年 |
5奈米邏輯技術平台應用 |
支援系統單晶片技術的第五代FinFET CMOS製程技術平台 |
民國108年 |
三維積體電路 |
因應系統級封裝技術（SiP），開發更具成本效益及更具尺寸、效能優勢的解決方案 |
民國105年至民國106年 |
下一世代的微影技術 |
發展極紫外光及相關曝光技術以延伸摩爾定律 |
民國105年至民國108年 |
長期研發 |
特殊系統單晶片技術（包括新型非揮發性記憶體、微機電、射頻、類比晶片）及5奈米以下的電晶體技術 |
民國104年至民國108年 |
以上計劃之研發經費約佔民國106年總研發預算之70%，而總研發預算預估約佔民國106年全年營收的8%。 |
||