Page 77 - TSMC 2018 年報

75
離閘(Split-Gate)反或閘式(NOR)技術已成功量產， 不僅支援消費性電子產品的應用，例如物聯網、智慧卡 和微控制器單元(MCU)，也成功完成驗證支援車用 電子產品。在 28 奈米製程方面，支援高效能行動運算 與高效能低漏電製程平台的嵌入式快閃記憶體技術開發 展現穩定的良率及可靠度，預計於民國一百零八年完成 技術驗證，以因應車用電子及微控制器的應用。客戶採 用台積公司 28 奈米嵌入式快閃記憶體技術發表了業界 第一款快閃記憶體 MCU 支援下一世代自動駕駛汽車。 台積公司於民國一百零七年提供 40 奈米嵌入式電阻記 憶體技術，提供客戶嵌入式非揮發性記憶體低成本解決 方案，應用於對價格敏感的物聯網市場。28 奈米及 22 奈米嵌入式電阻記憶體製程技術的開發符合進度，預計 民國一百零九年進入量產。台積公司也開發 28 奈米及 22 奈米嵌入式磁阻式隨機存取記憶體技術做為 40 奈米 奈米 分離閘之後的下一世代取代嵌入式快閃記憶體技術的解 決方案，預計民國一百零八年進入量產，支援許多新興 應用。
5
2 3 技術平台
台積公司提供客戶具備完整設計基礎架構的先進技術平 台，以達成令人滿意的生產力及生產週期，其中包括: 電子設計自動化(EDA)設計流程、通過矽晶片驗證的 元件資料庫及矽智財(IP)、以及模擬與驗證用的設計 套件，例如製程設計套件(PDK)及技術檔案。
針對台積公司最先進的 5
奈米、7 奈米、7 奈米、7 奈米、7 奈米強效 版、12 奈米、22 奈米及 3D IC 技術設計實現平台，所 需要的電子設計自動化工具、功能及矽智財解決方案都 已經準備就緒來讓客戶採用以滿足產品在不同設計階段 上的需求。此外，台積公司擴展其矽智財品質管理專案 (TSMC 9000)，使得矽智財稽核得以在台積公司或其 外部認證的實驗室進行。為了能夠結合台積公司開放創 新平台生態系統的矽智財以協助客戶規劃新的產品設計 定案，開放創新平台生態系統提供一個入口網站，連結 客戶至一個擁有 39 個解決方案提供者的生態系統。總 體而言，台積公司與矽智財夥伴們從 0 35 微米到 5
5
奈 米所累積的矽智財組合超過 2 萬個，滿足了客戶設計的 需求。台積公司與電子設計自動化夥伴從 0 13 微米到 5
奈米打造許多的電子設計自動化解決方案，成功地支 援客戶設計定案。
5
2 4
協助客戶開始設計
台積公司的技術平台提供了堅實的基礎，協助客戶實現 設計，客戶得以直接透過台積公司內部開發的矽智財與 工具，或其 OIP 夥伴擁有的矽智財與工具進行晶片設計。
技術檔案與製程設計套件
電子設計自動化工具的驗證是奠定矽智財和客戶設計的 基礎，以確保它們都符合台積公司製造技術上的需求， 而驗證的結果可於 TSMC-OnlineTM 取得。這些驗證工具 都有相對應的技術檔案及製程設計套件(PDK)提供給 客戶下載來使用。從 0 5
5
微米到 5
5
奈米製程，台積公司 提供廣泛的製程設計套件，支援數位邏輯、混合訊號、 射頻(RF)、高壓驅動器、CMOS 影像感測器(CIS)、 以及嵌入式快閃技術等應用領域。除此之外，台積公司 提供技術檔案:設計法則檢查(Design Rule Check)、 布 局 與 電 路 比 較(Layout Versus Schematic)、 寄 生元件參數萃取(RC Extraction)、自動布局與繞線 (Place-and-Route)及布局編輯器(Layout Editor) 以確保電子自動化工具支援其製程技術。截至民國一百 零七年，台積公司已在 TSMC-OnlineTM 上提供超過 9 000 個技術檔案及超過 300 個製程設計套件。每年客 戶下載使用技術檔案與製程設計套件已超過 10 萬次。
元件資料庫與矽智財
矽智財是積體電路設計所需要的基本元件，台積公司和 生態夥伴針對客戶不同的設計應用需求提供了不同種類 的矽智財，包括了基礎矽智財，類比矽智財，崁入式記 憶矽智財，介面矽智財和軟智財。台積公司與其設計聯 盟合作夥伴為客戶提供了豐富的可重複利用矽智財，對 許多電路設計來說，這些矽智財是不可或缺的基本元 件。民國一百零七年，台積公司擴增其元件資料庫與矽 智財內容，總數超過 2 萬個，較民國一百零六年成長 25%。
設計方法與流程
參考設計流程是建立在經過驗證的電子設計自動化工具 上，提供客戶額外所需的設計流程方法上的創新來幫助 提高生產力。民國一百零七年，台積公司透過開放創新 平台的合作，克服了關鍵的設計挑戰，針對數位及系統 單晶片應用所需的創新 5
奈米及 3D IC 技術發表了完整 的參考流程，為了達到效能、功耗與面積的最佳化目的， 提供 FinFET 設計解決方案及設計方法。