Page 15 - TSMC 2020 年報
P. 15

013
器(MCU)、無線通訊微控制器(Wireless MCU)和安全 元件(Security Element)。此外,此一技術也提供低操 作電壓選擇,為物聯網設備和可穿戴連接設備提供低能 耗的解決方案。
● 0 18微米第三代BCD製程技術於民國一百零九年完成 AEC-Q100驗證。相較於第二代BCD製程技術,此一製程 技術提供更優異的成本競爭優勢。
● 持續強化電源矽基板氮化鎵(Gallium Nitride on Silicon)技術,在650伏特和100伏特二種平台上,將氮 化鎵功率開關與驅動器整合,並持續改善矽基板氮化鎵 技術的可靠度,以支援客戶高功率密度及高效率解決方 案的晶片設計,滿足多元的市場應用。650伏特和100伏 特氮化鎵積體電路技術平台皆預計於民國一百一十年開 發完成。 持續精進互補式金氧半導體影像感測器(CMOS Image Sensor CIS)技術,以因應智慧手機對先進影像感測器 的強勁需求。民國一百零九年初,台積公司協助客戶領 先將0 8微米畫素的產品導入市場,並於九個月內再將製 程 推 進 到 0 7 微 米 畫 畫 素,並 及 時 導 入 量 產。藉 由 縮 小 畫 畫 素 素 尺寸,相同晶片大小的影像感測器元件的解析度可以提 高30%。 台積公司成功於民國一百零九年採用0 13微米雙載子-互 補式金氧半導體-擴散金屬氧化半導體技術及45奈米堆 疊式CIS(Stacked CIS)技術,為客戶產出單光子雪崩式 二極體(Single Photon Avalanche Diode SPAD)三維 感測器產品,以掌握三維感測(3D Sensing)市場的成 長機會。此外,因應堆疊式CIS技術中,影像訊號處理器 (Image Signal Processor ISP)產品更高效能及更低功 耗的需求,進一步推出22ULL製程技術,並加速12FFC製 程 程 技 術
的 開 發。同 時,台 積 公 司 也 建 立 了 2
8 奈 米 C I S 製 程 程 技術研發試產線,協助客戶未來開發更先進的CIS元件。 台積公司成功於民國一百零九年採用互補式金氧半導體 (CMOS)微機電(Micro Electro-mechanical Systems MEMS)(CMOS MEMS)技術協助客戶推出單晶片超音 波掃描器。此一單晶片元件協助客戶實現經濟實惠的可 攜式超音波掃描。因此,更多人能夠更容易地取得超音 波掃描器,進而促進健康與生活。
3DFabricTM —台積公司三維矽堆疊(3D Silicon Stacking)和先進封裝技術
● 40ULP類比技術平台於民國一百零九年建置完成,與數 位邏輯製程完全相容,提供方便類比設計使用的低雜 (Flicker Noise)以及低失配(Mismatch)電晶體。此外, 為進一步強化此一技術平台,目前正在開發低溫度係數 矽鉻(Silicon Chromium SiCr)薄膜電阻,以及隨機電 報訊號雜訊準則,並預計於民國一百一十年完成。對於 類比和混合訊號產品而言,40ULP類比平台提供客戶優 化的邏輯效能與密度、低功耗、優異的類比元件強化, 以及成本效益優勢。 十二吋40奈米雙載子-互補式金氧半導體-擴散金屬氧化 半導體強效版(Bipolar-CMOS-DMOS Plus Plus BCD Plus) 技術於民國一百零九年完成驗證。台積公司已經協助客 戶完成新的設計定案,且此一技術預計於民國一百一十 年開始量產。由於此一技術能夠整合RRAM,因此能夠 支援客戶針對需要大量韌體(Firmware)操作的特殊應 用上的設計,例如無線充電晶片,以提供更高的產品效 能和更優異的成本優勢。 八吋晶圓0 13微米絕緣層上覆矽(Silicon On Insulator SOI)(0 13SOI)技術於民國一百零八年提供首個射頻 (Radio Frequency RF)製程設計套件(Process Design Kit PDK),並於民國一百零九年成功為客戶量產小於6 吉赫茲(GHz)的射頻前端模組(RF Front-end Module RF FEM)產品,包括智慧型手機以及無線區域網路等。 台積公司的0 13SOI技術提供高截止頻率及低導通電阻 (On resistance Ron)與低關閉電容(Off capacitance Coff)(Ron-Coff)支援低噪訊號放大器(Low Noise Amplifier LNA)及無線射頻開關(RF Switch)產品的設 計。 十二吋0 13微米雙載子-互補式金氧半導體-擴散金屬氧化 半導體強化版技術於民國一百零九年完成第一階段的持 續改善流程(Continual Improvement Process CIP),大幅 提升部分功率元件(Power Device)的導通電阻值(Specific on Resistance Rsp)超過20%。相關製程設計套件也已經 推出。第二階段的CIP則預計於民國一百一十年完成。相較 於前一世代0 13微米雙載子-互補式金氧半導體-擴散金屬 氧化半導體(Bipolar-CMOS-DMOS BCD)技術,此一新製 程技術持續提供更優異的效能及功能強化,以滿足高階智 慧型手機的電源管理應用。
● ● ● ● ● ● ● 台積公司於民國一百零九年推出3DFabricTM—完備的 三維矽堆疊(3D Silicon Stacking)和先進封裝系列 技術。3DFabricTM 係由台積公司前段3D矽堆疊技術— TSMC-SoICTM系統整合晶片,以及包括基板上晶圓上晶 片封裝(Chip on on Wafer on on Substrate CoWoS®)與整合 型扇出(Integrated Fan-Out InFO)的後段3D導線連結


























































































   13   14   15   16   17