Page 75 - TSMC 2019 年報

● 2 奈米製程技術 民國一百零八年，台積公司領先半導體產業進行 2 奈米 製程技術的研發。
● 微影技術
民國一百零八年微影技術研發的重點在於 5 奈米的技術 轉移、3 奈米技術的開發及 2 奈米以下技術開發的先期 準備。5 奈米技術已經順利地移轉，研發單位與晶圓廠 合作排除極紫外光微影量產問題。針對 3 奈米技術的開 發，極紫外光(EUV)微影技術展現優異的光學能力， 與符合預期的晶片良率。研發單位正致力於極紫外光技 術，以減少曝光機光罩缺陷及製程堆疊誤差，並降低整 體成本。民國一百零九年，台積公司在 2 奈米及更先進 製程上將著重於改善極紫外光技術的品質與成本。
民國一百零八年，公司的極紫外光專案在光源功率及穩 定度上有持續性的進展，光源功率的穩定與改善得以加 快先進技術的學習速度與製程開發。此外，極紫外光光 阻製程、光罩保護膜及相關的光罩基板也都展現顯著的 進步，極紫外光技術正逐步邁向全面生產製造就緒。
● 光罩技術 光罩技術是先進微影技術中極為重要的一環。民國一百 零八年，研發組織成功地完成 5 奈米製程光罩技術的轉 移，並在 3 奈米技術順利導入更複雜且先進的極紫外光 的光罩技術，生產良率、週期時間及基板缺陷亦有實質 進展，以符合大量生產的要求。
導線與封裝技術整合
台積公司在導線互連間距密度和系統尺寸上持續升級晶 圓級系統整合技術(WLSI)，推動系統性能向前演進超 越了摩爾定律。WLSI 利用前段三維(3D)整合，系統 整合晶片(TSMC-SoIC®)和後段三維整合而開發出創 新技術，包括整合型扇出(InFO)和 CoWoS® 技術。 台積公司擁有最先進製程的晶圓/晶片，以及混合匹配 的前段三維和後段三維系統整合，客戶可以利用台積公 司獨特的從晶圓到封裝的整合式服務來打造具差異化的 產品。
● 三維積體電路(3D IC)與系統整合晶片(TSMC- SoIC®) 系統整合晶片(TSMC-SoIC®)是一種創新的晶圓級封
裝技術，將多個小晶片(Chiplet)整合成一個面積更小 與輪廓更薄的系統單晶片，透過此項技術，7 奈米、5 奈米甚至 3 奈米的先進系統單晶片能夠與多階層、多功 能晶片整合，可實現高速、高頻寬、低功耗、高間距密 度、最小占用空間的異質三維積體電路。有別於傳統的 封裝技術，TSMC-SoIC® 是以關鍵的銅到銅接合結構， 搭配矽導孔(Through-Silicon-Via TSV)以實現最先進 的 3D IC IC 技術。目前台積公司已完成 TSMC-SoIC® 製程 認證，開發出微米級接合間距(bonding pitch)製程， 並獲得極高的電性良率與可靠度數據，展現了台積公司 已準備就緒，具備為任何潛在客戶用 TSMC-SoIC® 生產 的能力。簡言之，TSMC-SoIC® 技術不僅提供延續摩爾 定律的機會，並且在系統單晶片效能上取得顯著的突破。
● 矽中介層(Si Interposer)與 CoWoS® 民國一百零八年，由於高效能運算(HPC)與人工智慧 (AI)市場的快速成長，CoWoS® 需求持續強勁，該產 品類別的獨特要求包括將具有最高運算能力的邏輯晶片 與具有最大容量和頻寬的記憶體晶片整合在一起，而這 正是 CoWoS® 的優勢所在。為了滿足持續增加的生產 需求，先進後段晶圓廠 AP3 和 AP5 與最初的 CoWoS® 晶圓廠 AP1 合力提供客戶所需的 CoWoS® 產能。在技 術方面，第四代 CoWoS® 藉由擴大矽中介層的尺寸而 進一步提高封裝整體性能，中介層面積高達 1 700 平 方毫米，其大小足以容納一個全光罩(full-reticle)尺 寸的系統單晶片和多達六個三維(3D)高頻寬記憶體 (HBM)的堆疊。正在開發的第五代 CoWoS® 的中介 層面積高達 2 400 平方毫米，並同時考慮了新的晶片架 構，例如小晶片、系統整合晶片、以及第三代高頻寬記 憶體(HBM3)。
● 先進扇出與整合型扇出(InFO)封裝技術 民國一百零八年，台積公司持續領先全球大量生產第四 代整合型扇出層疊封裝技術(InFO-PoP Gen-4)以支援 行動應用處理器與整合型扇出暨基板封裝技術(InFO_ oS)高效能運算(HPC)晶粒分割的應用。第五代 InFO-PoP 和第二代 InFO_oS 也分別通過了認證，支援 行動應用和高效能運算應用。根據第五代 InFO-PoP 認 證，此技術可以具有更小的封裝尺寸，更多的接腳數和 更好的電源完整性(power integrity)。第二代 InFO_ oS 提供了更多的晶粒分割整合於更大的封裝尺寸和更高 的頻寬上。持續開發具有更細間距晶粒到晶粒互連的多
73