Page 14 - 2017 年報

012
特殊製程技術
● 16FF+技術自民國一百零六年起已為客戶生產汽車產業 應用產品。16FFC基礎矽智財(Foundation IP)已通過 汽車電子協會(Automotive Electronic Council AEC) AEC-Q100 Grade-1驗證，並且獲得功能性安全標準 ISO26262 ASIL-B 認證。此外，也導入TSMC 9000A品質 管理系統來規範車用矽智財，透過和第三方矽智財供應 商合作來建立車用設計生態環境。
● 16FFC射頻製程技術(16FFC RF)除了支援智慧型手機、 第五代行動通信技術(5G)等無線連接應用之外，進一 步拓展至新一代無線區域網路802 11ax(Wireless Local Area Network WLAN 802 11ax)及毫米波(Millimeter Wave mmWAVE)等應用。
● 22奈米射頻製程技術(22ULP RF)提供高截止頻率(Ft) 元件、更有彈性的製程設計套件(Process Design Kit PDK)和可靠的模擬模型，滿足第五代行動無線通訊、毫 米波、高頻收發器(RF TRx)和物聯網應用晶片的開發 與量產。
● 28奈米射頻製程技術(28HPC RF RF 28HPC+ RF)提供超 過300吉赫(Gigahertz GHz)的高頻元件，支援智慧 型手機、車用裝置，以及物聯網裝置等無線電子產品應 用。
● 40奈米ULP嵌入式快閃記憶體製程技術(Embedded Flash)，已於民國一百零五年開始量產，相關應用包含 無線通訊微控制器(Wireless MCU)、物聯網裝置、穿戴 式裝置以及高性能微控制器(High Performance MCU) 。此一技術預計於民國一百零七年取得汽車電子協會 AEC-Q100驗證。
● 40奈米ULP非揮發性嵌入式可變電阻式記憶體製程技術 (Resistive Random Access Memory RRAM)，已於民 國一百零六年底完成技術開發，進入試產階段。相關應 用包括無線通訊微控制器、物聯網裝置以及穿戴式裝 置。
● 0 13微米單光子崩潰二極體(Single-Photon Avalanche Diode SPAD)技術平台可協助客戶加速開發光學雷達 (Light Detection and Ranging LiDAR)產品應用。三 維影像的成像及感測在機械視覺上扮演越來越重要的 角色，而LiDAR就是促成這些應用的關鍵技術。客戶可以 透過台積公司領先產業的SPAD技術平台設計SPAD感測 器產品，以取得最佳的產品上市優勢，藉此擴展LiDAR在 汽車及安防監控產業的廣大應用。
● 十二吋0 13微米雙載子-互補式金氧半導體-擴散金屬 氧化半導體強化版(Bipolar-CMOS-DMOS Plus BCD P l u s)製 程 技 術
通 過 客 戶 驗 證。相 較 於 前 一 一 代，此 一 一 新 製 製 程技術提供更優異的成本競爭優勢，並於民國一百零六 年下半年開始生產。
● 0 18微米第三代BCD製程技術已通過客戶驗證。相較於 第二代，此一製程技術提供更優異的成本競爭優勢，並 於民國一百零六年下半年開始量產。 除了應用廣被的電容式(Capacitive)指紋辨識技術，台 積公司更進一步提供領先業界的光學指紋辨識(Optical Fingerprint Sensing)的整合方案，涵蓋0 18微米及 0 11微米互補式金氧半導體影像感測器(CMOS Image Sensor)以及光準直器(Collimator)，協助客戶產出客 製化的光學指紋辨識器。對許多電子通訊及電子付費系 統應用而言，指紋辨識器是身分辨識功能不可或缺的 要件。
● ● 壓電製程技術(Piezo Technology)已於民國一百零六年 建立試產線，協助客戶設計與開發應用於微型揚聲器、 麥克風、超音波感測器及醫療/健康應用的各式致動 器 ( ( A c t t u a t t o r )。 壓 電 電 技 術
在 微 機 電 電 系 統 ( ( M M E M M S ) ) 領 域 屬於新的應用，且有相當高的成長潛力。新式壓電薄膜 (Piezoelectric Thin Film)材料已完成初期製程開發之 特性研究，因此客戶可專注於產品設計及架構，以取得 最佳的產品上市優勢。
先進封裝技術
● ● ● 針對先進行動裝置的應用，整合10奈米系統單晶片和動 態隨機存取記憶體(DRAM)的第二代整合型扇出層疊 封裝技術(Integrated Fan-Out PoP PoP InFO-PoP)已於民 國一百零六年第二季開始量產。 針對高效能運算的應用，能夠異質整合12奈米系統單 晶片與四顆堆疊八層(8-hi)的第二代高頻寬記憶體 (HBM2)於約1500平方厘米大中介版(Interposer)的 CoWoS®技術已於民國一百零六年上半年開始量產。此 外，於民國一百零六年成功開發能整合超過四顆堆疊八 層的第二代高頻寬記憶體的CoWoS®技術。 除了CoWoS®技術外，預計於民國一百零七年完成能夠 整合多顆單晶片的整合型扇出暨封裝基板(InFO on Substrate InFO_oS)技術的驗證。