Page 95 - TSMC 2022 Annual Report

093
● 16奈米FinFET精簡型(16nm FinFET FinFET Compact 16FFC) 射頻技術於民國一百一十年接獲多個客戶產品的投 片。其增強版(Enhancement I/II)技術於民國一百一 十一年開發完成，支援28/39/47千兆赫茲(GHz)毫米 波射頻前端模組(mmWave RF Front-End Module)與 77GHz/79GHz汽車雷達等運用。 16FFC嵌入式磁性隨機存取記憶體(Magnetoresistive Random Access Memory MRAM)技術矽智財於民 國一百一十一年完成可靠性驗證，具備100萬次的循 環操作耐久性和回流焊接能力。此技術的生產已準備 就緒，並預計於民國一百一十二年完成車規AEC-Q100 Grade-1可靠性驗證。
● 22ULL及28奈米超低漏電(28ULL)嵌入式電阻式隨 機存取記憶體(Resistive Random Access Memory RRAM)技術是台積公司第二代RRAM解決方案，具備 成本和可靠性的平衡。民國一百一十一年已有多個客戶 採用這些技術完成產品驗證並開始量產。
● 十二吋晶圓40奈米絕緣層上覆矽(Silicon On Insulator SOI)(N40SOI)技術提供領先業界的競爭優勢，於民 國一百一十年接獲多家客戶產品投片，並於民國一百一 十一年開始量產。
裝，提供低耗能與高速訊號傳輸。民國一百一十一年， 數個測試晶片已投片並進行初期評估，為未來量產奠 定深厚基礎。
TSMC 3DFabricTM-台積公司先進封裝及三維矽堆疊 (3D Silicon Stacking)技術
● TSMC-SoIC®(System on Integrated Chip，系統整合晶
片)晶片對晶圓(Chip on Wafer CoW)技術於民國一 百一十一年成功量產。透過CoW技術堆疊靜態隨機存 取記憶體(Static Random Access Memory SRAM)與 邏 輯 晶 片，展 現 出 大 幅 效 能 提 升。
● ● 六吋矽基板氮化鎵(Gallium Nitride on on Silicon)技術 成功通過客戶產品品質及可靠性認證，並於民國一百一 十一年被廣泛應用於多樣消費性電子產品的電源供應 器，具備省電與輕薄短小的優勢。八吋矽基板氮化鎵技 術開發依照計劃進行，預計於民國一百一十四年推出， 並進一步支援車用電子應用。
● ● ● ● ● 持續精進互補式金氧半導體影像感測器(CMOS Image Sensor CIS)技術，進入下一世代製程，以更進一步強 化先進智慧手機相機效能。民國一百一十一年，台積公 司持續協助客戶將世界最小畫素的產品導入市場。此 外，台積公司成功完成全球首個三片晶圓堆疊全局曝光 影像感測器技術的開發，此技術的生產已準備就緒。 針對矽光子(Silicon Photonics)技術，台積公司正在 開發創新的COUPE(COmpact Universal Photonics Engine)三維立體光子堆疊技術，能夠整合矽光子晶片 與電路控制晶片(Electrical Control Chip)成為單晶片 的光學引擎。此光學引擎能夠與高速運算晶片共構封
● ● TSMC-SoIC®晶圓對晶圓(Wafer on Wafer Wafer WoW) 技術，藉由堆疊7奈米邏輯晶片於嵌入式深溝槽電容 (Deep Trench Capacitor DTC)晶片上，於民國一百一 十一年在高效能運算(High performance computing HPC)產品展現出優異的系統效能提升。 能夠整合多個系統單晶片(System-on-Chip SoC)、 第二代高頻寬記憶體(second generation high bandwidth memory HBM2E)及具備嵌入式深溝槽 電容(Embedded deep trench capacitor eDTC)的三 倍光罩尺寸矽基板的CoWoS®-S(Chip on on Wafer on on Substrate with Silicon interposer)技術，於民國一百一 十一年成功地為客戶量產高效能運算產品。 針對高效能運算產品，提供較佳訊號整合的線路重 佈層(Redistribution layer RDL)的CoWoS®-R(Chip on on on Wafer on on on Substrate with Redistribution Layer Interposer)技術，於民國一百一十一年成功試產，並預 計於民國一百一十二年開始量產。 能夠在大於90毫米乘90毫米的基板上，整合多個系統 單晶片至二倍光罩尺寸扇出封裝的整合型扇出暨封裝 基板(InFO on Substrate InFO_oS)技術，於民國一百 一十一年成功量產。 針對高效能運算產品，能夠整合5奈米系統單晶片與 超高密度晶片互連導線的局部矽基互連整合型扇出封 裝(Integrated Fan-Out with Local Si Interconnect I I n F O _ L S I)技 術，於 民 國 一 一 一 百 一 一 一 十 一 一 一 年 成 功 量 產。
● 應用於4奈米晶圓覆晶封裝的細小間距陣列銅凸塊(Cu bump)技術於民國一百一十一年成功量產。