Page 100 - TSMC 2022 Annual Report

098
高效能低漏電製程平台的嵌入式快閃記憶體開發維持穩 定的高良率，消費性電子級已進入量產，並通過最高規 格第零級車用電子技術驗證，預計於民國一百一十二年 完成產品驗證。台積公司亦提供電阻式隨機存取記憶體 技術，作為低成本嵌入式非揮發性記憶體解決方案，支 援對價格敏感的物聯網市場。40奈米和28奈米已進入量 產，而 2 2 2 2 奈 米 已 準 備 量 產。
台積公司也在嵌入式磁性隨機存取記憶體完成數項重要 成就。支援車用電子應用的16奈米預計於民國一百一十 二年完成技術驗證。同時，台積公司也展示了下個世代的 磁性記憶體把記憶體單元面積減少並且提升寫入速度與 節 省 耗 能 的 精 進 成 果 ， 可 符 合 微 控 制 器 ( M C U )、 虛 擬 實 境( V R )與 邊 緣 運 算( A I - E d g e )應 用 所 需 的 要 求。
5 2 3 技術平台
台積公司提供客戶具備完整設計基礎架構的先進技術平 台，以達成最優化的生產力及生產週期，其中包括:電子 設計自動化(EDA)設計流程、通過矽晶片驗證的元件資 料庫及矽智財(IP)，以及模擬與驗證用的設計套件，例 如製程設計套件(PDK)及技術檔案。
針對台積公司最先進的3奈米、4奈米、5奈米技術及 3DFabricTM支援客戶在系統設計上的創新，所需要的電 子設計自動化工具、功能及矽智財解決方案都已經準備 就緒，供客戶採用，以滿足客戶產品在不同設計階段上的 需求。為了能夠結合台積公司開放創新平台生態系統的 矽智財以協助客戶規劃新的產品設計定案，開放創新平 台生態系統提供一個入口網站，連結客戶至一個擁有16 個 個 個 電 子 設 計 自 動 化 夥 夥 伴、6 個 個 個 雲 端(C l o u d)夥 伴、3 7 個 個 個 矽 智財(IP)夥伴、23個設計中心(design center alliance DCA)夥伴及8個價值聚合(Value Chain Aggregator VCA)設計服務夥伴解決方案提供者，以及台積公司於民 國一百一十一年十月在美國加州聖塔克拉拉市舉行的開 放創新平台生態系統論壇上正式宣布成立新的3DFabric 聯盟，這是由19間擁有三維積體電路(3DIC)專業能力 的創始半導體企業夥伴所組成的生態系統。
5 2 4 協助客戶開始設計
台積公司的技術平台提供了堅實的基礎，協助客戶實現 設計，客戶得以透過台積公司內部開發的矽智財與工具， 或其OIP夥伴擁有的矽智財與工具進行晶片設計。
技術檔案與製程設計套件
電子設計自動化工具的驗證是奠定矽智財和客戶設計的 基礎，在確保它們都符合台積公司製造技術上的需求， 且驗證的結果可於TSMC-OnlineTM取得。這些驗證工具 都有相對應的技術檔案及製程設計套件提供給客戶下 載來使用。從0 5微米到3奈米製程，台積公司提供廣泛 的製程設計套件，支援數位邏輯、混合訊號、射頻、高壓 驅動器、CMOS影像感測器(CIS)以及嵌入式快閃技術 等應用領域。除此之外，台積公司提供技術檔案:設計 法則檢查(Design Rule Check DRC)、布局與電路比較 (Layout Versus Schematic LVS)、寄生元件參數萃取 (RC Extraction)、自動布局與繞線(Place-and-Route) 及布局編輯器(Layout Editor)以確保電子自動化工具支 援其製程技術。截至民國一百一十一年，台積公司已經 提供客戶超過4萬3 000個的技術檔案及2 900個製程設 計套件。
元件資料庫與矽智財
矽智財是積體電路設計所需要的基本元件，台積公司和 生態夥伴針對客戶不同的設計應用需求提供了不同種類 的矽智財，包括了基礎矽智財、類比/混合訊號矽智財、 嵌入式記憶矽智財、介面矽智財和軟智財。台積公司與 其設計聯盟合作夥伴為客戶提供了豐富的可重複利用矽 智財，對許多電路設計來說，這些矽智財是不可或缺的基 本元件。為了支援3DIC客戶的需求，台積公司也於民國一 百零八年開始提供3DIC矽智財。民國一百一十一年，台積 公司擴增其元件資料庫與矽智財內容，使其總數超過5萬 5 5 000個，較民國一百一十年成長37 5%。
設計方法與流程
參考設計流程是建立在經過驗證的電子設計自動化工具 上，提供客戶額外所需的設計流程方法上的創新來幫助 提高生產力。民國一百一十一年，台積公司透過開放創新